CXL联盟发布ComputeExpressLink3.0：支持PCIe6

感谢IT家庭用户OC_Formula和华南吴彦祖的线索传递！

最近几天，据外媒报道，CXL Alliance在全行业的支持下，发布了其Compute eXpress Link规范的3.0元版本，将数据中心内存系统的带宽提高一倍。

CXL 3.0元使用最新版本的PCI Express PCIe 6.0元，数据速率翻倍至64GT/s，与CXL异常时区2.0相比没有增加延迟，并增加了点对点的内存互联Avery Design Systems推出了验证IP，而Synopsys和Cadence Design Systems拥有支持新规范的控制器IP这使得内存组合可以轻松地添加到数据中心服务器中，以支持机器学习和人工智能增加的内存需求，以及CPU，GPU和专用AI加速器芯片的组合

ARM，Intel，Marvell，Rambus和三星电子，以及内存制造商SK hynix和Micron以及测试设备制造商Teledyne LeCroy也在支持这项技术。

CXL作为一种开放的互连协议，可以实现CPU与GPU，FPGA或其他加速器之间的高速高效互连，满足当今高性能异构计算的要求，提供更高的带宽和更好的内存一致性。

在CXL 3.0元规范中，引入了结构化功能和管理，改进的内存池，增强的一致性和对等通信数据传输速率翻倍至64元GT/s，与CXL异常时区2.0相比，并未增加延迟，同时向下兼容CXL异常时区2.0，CXL 1.1元，CXL 2.0元规格

CXL 3.0元规范的新特性解决了高性能计算应用中需要更高带宽，可扩展性和安全性的数据密集型工作负载作为CXL联盟的积极贡献者，新思科技已经使领先的客户能够集成标准的新思科技CXL 3.0元PHY，控制器，IDE安全模块和验证IP，帮助他们尽快开始他们的先进芯片设计，新思科技解决方案集团营销和战略高级副总裁John Koeter表示

CXL Alliance总裁Siamak Tavallaei表示:现代数据中心需要异构和可组合的架构来支持人工智能和机器学习等应用的计算密集型工作负载——我们将继续开发CXL技术，以满足行业需求。CXL 3.0元规范由我们的专业技术工作组成员开发，将在可组合分解基础设施中实现一种新的使用模式